LDO 的运行困境：低裕量和最小负载

LDO裕量及其对输出噪声和pSRR的影响

基于深亚微米工艺的最新千兆级模拟电路对电源电压的要求越来越低，在有些情况下，还不到1V。这些高频电路往往需要较大的供电电流，因此，可能在散热方面存在困难。设计目标之一是使功耗降至电路性能绝对需要的水平。

开关模式DC-DC转换器是最高效的电源，有些器件效率可超过95%，但其代价是电源噪声，通常在较宽带宽范围内都存在噪声问题。通常用低压差线性调节器（LDO）清除供电轨中的噪声，但也需要，在功耗和增加的系统热负荷之间做出权衡。为了缓解这些问题，使用LDO时，可使输入和输出电压之间在较小的压差（裕量电压）本文旨在讨论低裕量电压对电源抑制和总输出噪声的影响。

LDO电源抑制与裕量

LDO电源抑制比（pSRR）与裕量电压相关裕量电压指输入与输出电压之差。对于固定裕量电压，pSRR随着负载电流的提高而降低，大负载电流和小裕量电压条件下尤其如此。图1所示为ADM7160超低噪声、2.5V线性调节器在200mA负载电流和200mV、300mV、500mV和1V裕量电压条件下的pSRR。随着裕量电压的减小，pSRR也会减小，压差可能变得非常大。例如，在100kHz下，裕量电压从1V变为500mV，结果将使pSRR减少5dB。然而，裕量电压的较小变化，从500mV变为300mV，结果会导致pSRR下降18dB以上。

图1.ADM7160pSRR与裕量

图2显示了LDO的框图。随着负载电流的增加，pMOS调整元件的增益会减小，它脱离饱和状态，进入三极工作区。结果使总环路增益减小，导致pSRR下降。裕量电压越小，增益降幅越大。随着裕量电压继续减小到一个点，此时，控制环路的增益降至1，pSRR降至0dB。

导致环路增益减小的另一个因素是通路中元件的电阻，包括FET的导通电阻、片内互连电阻和焊线电阻。可以根据压差推算出该电阻。例如，采用WLCSp封装的ADM7160在200mA下的最大压差为200mV。利用欧姆定律，调整元件的电阻约为1，可以把调整元件近似地当作固定电阻与可变电阻之和。

流过该电阻的负载电流导致的压差减去FET的漏极源极工作电压。例如，在1FET条件下，200mA的负载电流会使漏极源极电压下降200mV。在估算裕量为500mV或1V的LDO的pSRR时，必须考虑调整元件上的压差，因为调整FET的工作电压实际上只有300mV或800mV。

图2.低压差调节器的框图

容差对LDO裕量的影响

客户通常要求应用工程师帮助他们选择合适的LDO，以便在负载电流Z条件下从输入电压Y产生低噪声电压X，但在设置这些参数时，往往忽略了输入和输出电压容差这个因素。随着裕量电压值变得越来越小，输入和输出电压的容差可能对工作条件造成巨大的影响。输入和输出电压的最差条件容差始终会导致裕量电压下降。例如，最差条件下的输出电压可能高1.5%，输入电压可能低3%。当通过一个3.8V源驱动3.3V的调节器时，最差条件裕量电压为336.5mV，远低于预期值500mV。在最差条件负载电流为200mA的情况下，调整FET的漏极源极电压只有136.5mV。在这种情况，ADM7160pSRR可能远远低于标称值55dB（10mA时）。

压差模式下的LDO的pSRR

客户经常会就LDO在压差模式下的pSRR请教应用工程师。开始时，这似乎是个合理的问题，但只要看看简化的框图，就知道这个问题毫无意义。当LDO工作于压差模式时，调整FET的可变电阻部分为零，输出电压等于输入电压与通过调整FET的RDSON的负载电流导致的压降之差。LDO不进行调节，而且没有增益来抑制输入端的噪声；只是充当一个电阻。FET的RDSON与输出电容一起形成一个RC滤波器，提供少量残余pSRR，但一个简单的电阻或铁氧体磁珠即可完成同一任务，而且更加经济高效。

在低裕量工作模式下维持性能

在低裕量工作模式下，需要考虑裕量电压对pSRR的影响，否则，会导致输出电压噪声水平高于预期。如图3所示的pSRR与裕量电压关系曲线通常可在数据手册中找到，而且可以用来确定给定条件下可以实现的噪声抑制量。

图3.pSRR与裕量电压的关系

然而，有时候，通过展示LDO的pSRR如何有效滤除源电压中的噪声，可以更加容易地看到这种信息的利用价值。下面的曲线图展示了LDO在不同裕量电压下时，对总输出噪声的影响。

图4展示的是2.5VADM7160在500mV裕量和100mA负载条件下，相对于E3631A台式电源的输出噪声，该台式电源在20Hz至20MHz范围内的额定噪声低于350V-rms。1kHz以下的许多杂散为与60Hz线路频率整流相关的谐波。10kHz以上的宽杂散来自产生最终输出电压的DC-DC转换器。1MHz以上的杂散源于环境中与电源噪声不相关的RF源。在10Hz至100kHz范围内，这些测试所用电源的实测噪声为56Vrms，含杂散为104V。LDO抑制电源上的所有噪声，输出噪声约为9V-rms。

图4.ADM7160噪声频谱密度（裕量为500mV）

当裕量电压降至200mV时，随着高频pSRR接近0dB，100kHz以上的噪声杂散开始穿过噪底。噪声略升至10.8Vrms。随着裕量降至150mV，整流谐波开始影响输出噪声，后者升至12Vrms。在大约250kHz处出现幅度适中的峰值，因而尽管总噪声的增加量并不大，但敏感电路也可能受到不利影响。随着裕量电压进一步下降，性能受到影响，与整流相关的杂散开始在噪声频谱中显现出来。图5所示为100-mV裕量条件下的输出。噪声已上升至12.5Vrms。谐波所含能量极少，因此，杂散噪声只是略有增加，为12.7Vrms。

图5.ADM7160噪声频谱密度（裕量为100mV）

当裕量为75mV时，输出噪声受到严重影响，整流谐波出现在整个频谱中。Rms噪声升至18Vrms，噪声与杂散之和升至27Vrms。超过~200kHz范围的噪声被衰减，因为LDO环路无增益，充当一个无源RC滤波器。当裕量为65mV时，ADM7160采用压差工作模式。如图6所示，ADM7160的输出电压噪声实际上与输入噪声相同。现在，rms噪声为53Vrms，噪声与杂散之和为109Vrms。超过~100kHz范围的噪声被衰减，因为LDO充当一个无源RC滤波器。

图6.ADM7160在压差模式下的噪声频谱密度

高pSRR、超低噪声LDO

如ADM7150超低噪声、高pSRR调节器一类的新型LDO实际上级联了两个LDO，因此，结果得到的pSRR约为各个级之和。这些LDO要求略高的裕量电压，但能够在1MHz条件下实现超过60dB的pSRR，较低频率下，pSRR可以远超100dB。

图7所示为一个5V的ADM7150的噪声频谱密度，其负载电流为500mA，裕量为800mV。10Hz至100kHz范围内，输出噪声为2.2Vrms。随着裕量降至600mV，整流谐波开始显现，但当输出噪声升至2.3Vrms时，其对噪声的影响很小。

图7.ADM7150噪声频谱密度（裕量为800mV）

当裕量为500mV时，可在12kHz处明显看到整流谐波和峰值，如图8所示。输出电压噪声升至3.9Vrms。

图8.ADM7150噪声频谱密度（裕量为500mV）

当裕量为350mV时，LDO采用压差工作模式。此时，LDO再也不能调节输出电压，充当一个电阻，输出噪声升至近76Vrms，如图9所示。只有FET的RDSON和输出端的电容形成的极点衰减输入噪声。

图9.ADM7150在压差模式下的噪声频谱密度

结论

现代LDO越来越多地用于清除供电轨中的噪声，这些供电轨通常通过可以在较宽频谱下产生噪声的开关调节器实现。开关调节器以超高的效率形成这些电压轨，但本身耗能的LDO既会减少噪声，也会导致效率下降。因此，应尽量降低LDO的工作裕量电压。

如前所述，LDO的pSRR为负载电流和裕量电压的函数，会随负载电流的增加或裕量电压的减少而减少，因为，在调整管的工作点从饱和工作区移至三极工作区时，环路增益会下降。

通过考虑输入源噪声特性、pSRR和最差条件容差，设计师可以优化功耗和输出噪声，为敏感型模拟电路打造出高效的低噪声电源。

在裕量电压超低的条件下，输入和输出电压的最差条件容差可能对pSRR形成影响。在设计时充分考虑最差条件容差可以确保可靠的设计，否则设计的具有较低的pSRR的电源解决方案，其总噪声也会高于预期。

技术专区慕展上，世强带来的SiC、GaN、三电平让你的效率直达最high点如何利用二级输出滤波器防止开关电源噪声陶瓷垂直贴装封装(CVMp)的焊接注意事项及布局DC-DC转换器的平均小信号数学建模及环路补偿设计常用基准稳压电源产生办法有哪些？