利用快速、高精度SAR型模数转换器延长电池寿命

随着医疗、消费电子和工业市场上的便携式手持仪器仪表日趋向尺寸更小、重量更轻、电池(或每次充电)续航时间更长、成本更低且通常功能更多方向发展，低功耗已经成为如今电池供电模数转换器应用的一项关键要求。即使是在非电池供电的应用中，低功耗的好处也不容忽视，因为低功耗系统无需散热器或风扇也能工作，因而尺寸更小、成本更低，而且更加可靠，同时也更加绿色环保。此外，许多设计人员在设计产品时都面对一个挑战，即在增强产品功能或性能的同时降低或者至少不得超过当前的功耗预算。

当今市场上品种繁多的ADC则使得选择符合特定系统要求的最佳器件变得更加困难。假如说低功耗是必须的条件，那么除了评估速度和精度等常见的转换器性能特性之外，还要考虑更多性能指标。了解这些指标以及设计决策会对功耗预算有何影响，关于确定系统功耗和电池寿命计算非常重要。

ADC的平均功耗是转换期间所用功耗、不转换时所用功耗以及各模式下所用时间的函数，如等式1所示。

pAVG=平均功耗。

pCONV=转换期间的功耗。

pSTBY=待机或关断模式下的功耗。

tCONV=转换所用时间。

tSTBY=处于待机或关断模式的时间。

转换期间所用功耗通常远大于待机功耗，因此假如处于待机模式的时间新增，平均功耗会显著降低。逐次逼近(SAR)型转换器尤其适合此类工作模式

影响系统电源使用情况的最大因素之一是板上电源的选择。关于便携式应用，系统通常由3V纽扣式锂离子电池直接供电。这样就无需使用低压差稳压器，从而节省电能、空间和成本。非电池应用也可受益于具有低VDD电源电压范围的转换器，因为功耗与输入电压成正比。为VDDADC选择最低可接受VDDVDD将可降低功耗。

针对低功耗应用的所有ADC都具有关断或待机模式，以便在闲置期间节省电能。ADC可以在单次转换之间关断，或者以高吞吐速率突发执行一阵转换，在这些突发之间关断ADC。关于单通道转换器，工作模式的控制功能可以集成到通信接口，或者在完成一次转换后自动进行。

将模式控制集成到通信接口的好处是可以减少引脚数量。这样可以降低功耗，因为要驱动的输入更少，同时漏电流也更小。此外，引脚数量越少，封装尺寸也就越小，同时MCU所需的I/O也越少。无论采用何种控制方法，只要谨慎使用这些模式都能显著节省电能。

顾名思义，关断模式会关闭部分ADC电路，从而降低功耗。关断后电路重新启动转换所需的时间决定可有效使用此类模式的吞吐速率。关于带有内部基准电压源的ADC，重新启动时间将由基准电容重新充电所需的时间决定。采用外部基准电压源的模数转换器要足够的时间在重新启动时正确跟踪模拟输入。

关于当今市场上的所有ADC，功耗均与吞吐速率成正比。功耗由静态功耗和动态功耗组成。静态功耗是恒定的，动态功耗则和吞吐速率呈线性变化关系。因此，在满足应用要求的前提下尽可能选择最低的吞吐速率可以省电。

图1所示为AD7091R,的典型功耗与吞吐速率的函数关系，该器件是ADI公司最近推出的超低功耗ADC。图中还比较了利用器件的关断模式(尤其是在较低吞吐速率条件下)可以带来怎么样的额外省电效果。AD7091R的吞吐速率和关断模式利用率取决于器件的重新启动时间，以及基准电容的重新充电时间，因为AD7091R具有片内基准电压源。基准电容重新充电所需的时间取决于电容大小，以及片内基准电压源重新启动时电容的剩余电荷水平。

图1.AD7091RADC功耗与吞吐速率的关系

ADC中启动转换请求的最常见方法是采用专用转换输入引脚或通过串行接口进行控制。采用专用输入引脚(CONVST)时，转换在下降沿启动。然后，由片内振荡器控制转换，转换完成后，可通过串行接口回读结果。因此，转换始终以恒定的最佳速度运行，允许器件在转换完成时进入低功耗模式，从而节省电能。

当ADC中的采样时刻由片选(CS)上的下降沿启动时，转换由内部采样时钟(SCLK)信号控制。SCLK频率将会影响转换时间和可实现的吞吐速率，进而影响功耗。SCLK速率越快，转换时间就越短。转换时间越短，器件处于低功耗模式的时间比例相关于正常模式就越大，因此可以实现显著的省电效果。也就是说，假如每次转换要NSCLK周期，那么关于每秒执行S次转换，SCLK开关的总时间为SSN/fSCLK每秒内的静态时间如等式2所示。

因此，关于给定的每秒采样次数，随着fSCLK新增，每秒内的静态时间也会新增。

例如，假设完成转换并读取结果要16个SCLK周期，则关于采样速率为100kSpS且SCLK为30MHz的系统，静态时间所占比例为94.67%，也就是说转换所用时间占5.33%(每秒内53.3ms)。当SCLK为10MHz时，同一系统的静态时间仅占84%，也就是说转换用时为160ms。因此，要实现最佳功耗性能，转换器应以可支持的最高SCLK频率工作。

针对低功耗应用而设计时，有个很重要的参数却往往被忽视，即输出引脚(尤其是SCLK、CS和SDO等通信接口引脚)上的容性负载，因为这些I/O变量会在转换过程中不断改变状态。输出端上的容性负载等于驱动器IC本身的引脚电容、输入引脚的引脚电容以及pCB走线电容之和。走线电容通常都很小，处于飞法范围内，因此意义不大。为容性负载充电所需的功率(pL)是负载(CL)、驱动电压(VDRIVE)以及充电频率(f)的函数，其含义如等式3所示。

因此，整个系统的功率等于负载电容(CLn)和开关频率(fn)乘积之和乘以驱动电压的平方。